PCI-SIG-organisaatio on ilmoittanut PCIe 6.0 -spesifikaatiostandardin v1.0 virallisesta julkaisusta ja julistanut sen valmistuneeksi.
Jatkaen perinnettä, kaistanleveys kaksinkertaistuu edelleen, jopa 128 Gt/s (yksisuuntainen) x16-portilla, ja koska PCIe-teknologia mahdollistaa kaksisuuntaisen kaksisuuntaisen tiedonkulun, kokonaiskaksisuuntainen läpivirtausnopeus on 256 Gt/s. Suunnitelman mukaan kaupallisia esimerkkejä on tulossa 12–18 kuukautta standardin julkaisun jälkeen, eli noin vuonna 2023, ensin palvelinalustalle. PCIe 6.0 tulee aikaisintaan vuoden loppuun mennessä, ja sen kaistanleveys on 256 Gt/s.
Palatakseni itse teknologiaan, PCIe 6.0:aa pidetään PCIe:n lähes 20-vuotisen historian suurimpana muutoksena. Rehellisesti sanottuna PCIe 4.0/5.0 on pieni muutos 3.0:aan, kuten 128b/130b-koodaus NRZ:n (Non-Return-to-Zero) pohjalta.
PCIe 6.0 siirtyi PAM4-pulssi-AM-signalointiin, 1B-1B-koodaukseen. Yksi signaali voi olla neljässä koodaustilassa (00/01/10/11), mikä on kaksinkertainen edellinen tila, mikä mahdollistaa jopa 30 GHz:n taajuuden. Koska PAM4-signaali on kuitenkin hauraampi kuin NRZ, se on varustettu FEC-virheenkorjausmekanismilla, joka korjaa linkin signaalivirheet ja varmistaa datan eheyden.
PAM4:n ja FEC:n lisäksi viimeinen merkittävä teknologia PCIe 6.0:ssa on FLIT (Flow Control Unit) -koodauksen käyttö loogisella tasolla. Itse asiassa PAM4 ja FLIT eivät ole uusi teknologia, vaan niitä on käytetty jo pitkään 200G+:n erittäin nopeassa Ethernetissä, mutta PAM4 ei ole onnistunut laajamittaisessa myynninedistämisessä liian korkeiden fyysisen kerroksen kustannusten vuoksi.
Lisäksi PCIe 6.0 on edelleen taaksepäin yhteensopiva.
PCIe 6.0 jatkaa I/O-kaistan kaksinkertaistamista 64 Gt/s:iin perinteisen tekniikan mukaisesti. Tätä sovelletaan PCIe 6.0X1:n varsinaiseen yksisuuntaiseen 8 Gt/s:n kaistanleveyteen, PCIe 6.0×16:n yksisuuntaiseen 128 Gt/s:n kaistanleveyteen ja PCIe 6.0×16:n kaksisuuntaiseen 256 Gt/s:n kaistanleveyteen. Nykyään laajalti käytössä olevat PCIe 4.0 x4 SSD -levyt tarvitsevat tähän vain PCIe 6.0 x1:n.
PCIe 6.0 jatkaa PCIe 3.0:n aikakaudella käyttöön otettua 128b/130b-koodausta. Alkuperäisen CRC:n lisäksi on mielenkiintoista huomata, että uusi kanavaprotokolla tukee myös Ethernetissä ja GDDR6x:ssä käytettyä PAM-4-koodausta, joka korvaa PCIe 5.0 NRZ:n. Yhdelle kanavalle voidaan pakata enemmän dataa samassa ajassa, ja siinä on myös matalan latenssin datavirheiden korjausmekanismi, joka tunnetaan nimellä eteenpäin suuntautuva virheenkorjaus (FEC), mikä tekee kaistanleveyden lisäämisestä mahdollista ja luotettavaa.
Monet saattavat kysyä, jääkö PCIe 3.0:n kaistanleveys usein käyttämättä, mihin PCIe 6.0:sta on hyötyä? Tietoa vaativien sovellusten, kuten tekoälyn, lisääntyessä nopeamman tiedonsiirtonopeuden omaavat I/O-kanavat ovat yhä kysytympiä ammattilaisten keskuudessa. PCIe 6.0 -teknologian suuri kaistanleveys voi vapauttaa täysin suuren I/O-kaistanleveyden vaativien tuotteiden, kuten kiihdyttimien, koneoppimisen ja HPC-sovellusten, suorituskyvyn. PCI-SIG toivoo myös hyötyvänsä kasvavasta autoteollisuudesta, joka on puolijohteiden kuuma paikka, ja PCI-Special Interest Group on perustanut uuden PCIe Technology -työryhmän keskittymään siihen, miten PCIe-teknologian käyttöönottoa autoteollisuudessa voidaan lisätä ekosysteemin kasvaneen kaistanleveyden kysynnän vuoksi. Koska mikroprosessori, näytönohjain, I/O-laite ja tiedontallennus voidaan liittää datakanavaan, PC:n on tuettava PCIe 6.0 -liitäntää. Emolevyvalmistajien on oltava erityisen huolellisia järjestäessään kaapelit, jotka pystyvät käsittelemään nopeita signaaleja. Myös piirisarjavalmistajien on tehtävä tarvittavat valmistelut. Intelin tiedottaja kieltäytyi kertomasta, milloin PCIe 6.0 -tuki lisätään laitteisiin, mutta vahvisti, että kuluttajapuolen Alder Lake ja palvelinpuolen Sapphire Rapids ja Ponte Vecchio tukevat PCIe 5.0:aa. NVIDIA kieltäytyi myös kertomasta, milloin PCIe 6.0 otetaan käyttöön. Datakeskuksiin tarkoitetut BlueField-3-tietokoneet tukevat kuitenkin jo PCIe 5.0:aa; PCIe-spesifikaatio määrittelee vain fyysisessä kerroksessa toteutettavat toiminnot, suorituskyvyn ja parametrit, mutta ei sitä, miten ne toteutetaan. Toisin sanoen valmistajat voivat suunnitella PCIe:n fyysisen kerroksen rakenteen omien tarpeidensa ja todellisten olosuhteidensa mukaisesti varmistaakseen toimivuuden! Kaapelivalmistajat voivat hyödyntää enemmän tilaa!
Julkaisun aika: 04.07.2023
